Show simple item record

Szolgay, Péter
Hidvégi, Timót
2015-08-03T10:28:25Z
2015-08-03T10:28:25Z
2003
http://hdl.handle.net/10890/250
hu
Budapesti Műszaki és Gazdaságtudományi Egyetem
dc.subjectNyomtatott áramkör
dc.subjectHibafelismerés
dc.subjectAlgoritmus
dc.subjectTöbbprocesszoros rendszer
Layout hibadetekció a nyomtatott áramköri lapokon (PCB) és egy emulált digitális CNN-UM architektúra (CASTLE) optimalizálásahu
Layout error detection on Printed Circuit Boards (PCB) and the optimization of an emulated digital CNN-UM architecture (CASTLE)
Ph.D. Thesis
Villamosmérnöki és Informatikai Kar
2004-02-13
000453285


Files in this item

Thumbnail
Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record